对于以上的电路我们画于交流小信号等效电路图如下：

由于C_GS与输入导纳并联，所以我们可以先去掉C_GS，最后再加到输入导纳中。

根据KVL，我们可以得到

v_in=i_in*1/jwC_F+(i_in-g_m v_in)(R_D||1/jwC_F)

我们可以令Z= R_D||1/jwC_F，得到输入导纳为

i_in/v_in=(1+g_m Z)/(1/jwC_F+Z)

=(jwC_L R_D+1+R_D jw C_F)/((jwC_L R_D+1)jwC_F+g_m R_D jwC_F)

为得到虚部与实部，可以使用快速方法，(a+jb)/(c+jd)形式的复数部分其实部等于(ac+bd)/(c^2+d^2)。虚部等于(bc-ad)/(c^2+d^2)。使用上述两式即可求得：

 

 

 

未经允许不得转载：TacuLee » [ADPAD]Input admittance of a CS stage